چکیده
یک الگوریتم آرایشی به نام Genie برای تخصیص مدول ها (modules) به مکان های موجود برروی قطعات ارائه می شود. Genie نوعی تطابق و انطباق تکنیک الگوریتم ژنتیکی است که درگذشته به عنوان ابزار جامعه هوش مصنوعی مورد استفاده بوده است. این تکنیک به نوعی به عنوان پارادایم آزمایش و بررسی فضای وضعیت محسوب می شود. این تکنیک با ملاحظه هم زمان و دستکاری مجموعه ای از جواب ها، به جواب های خود دست میابد. به عنوان مثال، راه ها جهت تولید و ایجاد راه حل های «فرزندان، با هم در جفت گیری» می کند. Genie در بسیاری از نمونه های آزمایشی کوچک به طور گسترده به آن ها پرداخته شده است. راه حل های مشاهده شده آن کاملاً خوب و در چند نمونه به صورت مطلوب بوده اند.
کلیدواژگان: آرایش، الگوریتم های ژنتیکی، VLSI، طرح فیزیکی
مقدمه
LAYOUT PROBLEM مشکل اصلی در طراحی قطعه های VLSI است. به دلیل پیچیدگی که دارد غالباً به چند مشکل فرعی مجزا تجزیه می شود:
1. طراحی قطعه
2. جزء بندی
3. آرایش
4. مسیریابی
در این مقاله به بررسی مشکل آرایش – تخصیص عناصر مدار به مکان های روی قطعه پرداخته می شود. مسئله آرایش عبارت است از مجموعه ای از عناصر مدار یا ورودی های m، { e m و ….، e 1} = M و مجموعه ای از سیگنال ها یا شبکه های n، { Sn و …، S1 } = N. شبکه عبارت است از مجموعه ای از مدال های به هم متصل. ما علاوه براین مجموعه ای از مکان های قطعه L یا Slot را ارائه خواهیم داد. وقتی L≥m است، { Cl و …..، C1 } = L. Solt ها به صورت یک ماتریس همراه با ردیف های r و ستون های C سازمان دهی می شوند. هدف از این، طراحی بهینه و مطلوب هر مدول متناسب با Solt خود آن در حالی که محدودیت های الکتریکی را تحقق می بخشد می باشد. در این وضعیت بهینگی و مطلوبیت بر اساس مسیریابی مورد انتظار آرایش اندازه گیری می شود. دو مؤلفه مشترک بسیاری از اندازه های مسیریابی عبارت است از برآورد میزان تراکم سیم و میزان سیم مورد نیاز برای مسیر تمام اتصالات و ارتباطات. به حداقل رساندن میزان تراکم سیم مورد انتظار اهمیت دارد به گونه ای که یک سیم کشی عملی معمولاً با تراکم کمتر راحتر است. کم کردن میزان مورد انتظار سیم نیز اهمیت دارد. به گونه ای میزان آماده سازی سیگنال مدار معمولاً نسبت معکوس با میزان سیم دارد.